Расскажи друзьям!

Методы компактной диагностики. Обучающая система

Содержание

Введение *

Методы компактной диагностики. Обучающая система *

Компактные методы тестирования, типы неисправностей цифровых схем. *

Методы сжатия выходных реакций схем, их классификация. *

Псевдослучайное тестирование *

Синдромное тестирование. *

Типы неисправностей цифровых схем. *

Генераторы тестовых последовательностей. *

Разработка и реализация алгоритма моделирования цифровых схем. *

Определение оценки эффективности методов сигнатурного анализатора и счёта единиц. *

Достоверность сигнатурного анализа. *

Правильность метода счёта единиц. *

Заключение *

Введение

Методы компактной диагностики. Обучающая система

С ростом сложности различных приборов появляется повышенный интерес к вопросам диагностики их технического состояния. Один из видов методов технического диагностирования аппаратуры - тестовая диагностика, которая позволяет на этапе проектирования и изготовления решать основные задачи: определять правильность функционирования, выполнять поиск неисправностей и определять тип неисправности. Для реализации этих задач необходима подготовка специалистов по вычислительной технике и диагностике технических систем, владеющих методикой исследования и проектирования сложных цифровых систем с использованием современных методов технической диагностики.

Главной задачей дипломной работы является проектирование автоматизированной системы обучения диагностике сложных цифровых схем, которая бы позволяла детально знакомить студентов с практическими возможностями использования современных методов компактного тестирования.

Система представляет собой программу, включающую в себя:

  1. Реализующий графический интерфейс модуль. Обмен графической информацией пользователь/ЭВМ осуществляется в виде диалога;
  2. Модуль, выполняющий логическое моделирование цифровых схем;
  3. Модуль, моделирующий работу генераторов тестовых последовательностей;
  4. Блок, моделирующий процесс диагностики. Состав: блок, моделирующий работу многоканального сигнатурного анализатора, блок поиска неисправностей, блок отображения и последующей обработки полученных данных;
  5. Блок, реализации алгоритма определения оценки эффективности
  6. Диагностики с помощью использования компактных методов диагностики.

Компактные методы тестирования, типы неисправностей цифровых схем.

Методы сжатия выходных реакций схем, их классификация.

Метод стратегии тестирования цифровых схем основан на формировании тестовых последовательностей. С его помощью можно находить заданные множества их неисправностей. При этом чтобы провести процедуры тестирования, обычно, хранятся как сами последовательности, так и эталонные выходные реакции схем на их воздействие. В процессе тестирования процедуры на основании сравнения выходных реакций с эталонными принимается решение о состоянии проверяемой схемы.

Для ряда схем выпускаемых сегодня классический подход требует временных затрат как на формирование тестовых последовательностей, так и на процедуру тестирования. Кроме этого при проведении тестового эксперимента необходимо наличие сложного оборудования. В связи с этим стоимость и время, необходимые для реализации классического подхода, растут быстрее, чем сложность цифровых схем, для которых он используется. Поэтому новые решения, позволяющие значительно упростить как процедуру построения генераторов тестовых последовательностей, так и проведение тестового эксперимента.

Алгоритмы использующееся для реализации генератора тестовой последовательности позволяют избежать сложности их синтеза:

Различные тестовые наборы формируют, т.е. полный перебор двоичных комбинаций. В результате генерируется так называемая счетчиковая последовательность.

Случайных тестовые наборы также формируют с требуемыми вероятностями появления единичного и нулевого символов по каждому входу цифровой схемы.

Формирование псевдослучайной тестовой последовательности.

Главным свойством рассмотренных алгоритмов формирования тестовых последовательностей является то, что в результате их применения воспроизводятся последовательности очень большой длины. В результате этого на выходах проверяемой цифровой схемы формируются её реакции, имеющие такую же длину.

Само собою возникает вопрос их запоминания, хранения и затрата на обработку этих последовательностей. Простым решением, которое позволяет значительно сократить объём хранимой информации об эталонных выходных реакциях является получение интегральных оценок, имеющих меньшую размерность. Для этого используются алгоритмы сжатия информации.

При их использовании формируются компактные оценки сжимаемой информации. Ниже приведены алгоритмы сжатия данных для случая бинарной последовательности {y(k)}, состоящей из l последовательно формируемых двоичных переменных.

Псевдослучайное тестирование

Особенно часто при формировании псевдослучайных последовательностей используются два метода. Первый заключается в основе большинства программных датчиков псевдослучайных чисел; он использует рекуррентные соотношения. Этот метод обладает рядом недостатков, например, малой периодичностью. Если применять его к проблеме тестирования цифровых схем, периодичность может заметно снизить полноту контроля.

В дополнении ко всему, его отличает сложность практической реализации. Поэтому наиболее широко применяется второй метод, который основан на использовании соотношения: ,

Где К – номер такта; - символы последовательности;

- постоянные коэффициенты; - операция суммирования по модулю два m логических переменных. При соответствующем выборе коэффициентов на основании характеристического полинома

,

он обязан быть примитивным, последовательность имеет максимальную длину, равную 2м-1. Эта последовательность называется М-последовательностью.

Применение этих последовательностей подразумевает применение сигнатурного анализа как метода сжатия реакций цифровой схемы.

Сигнатурный анализатор. Его типовая структурная схема состоит из регистра сдвига и сумматора по модулю два, на входы которого подключены выходы разрядов регистра в соответствии с порождающим полиномом (рис.1.1).

Сигналы СТАРТ, СТОП и СДВИГ являются управляющими сигнатурного анализатора. СТАРТ и СТОП сигналы формируют временной интервал, в течение коего происходит процедура сжатия информации на анализаторе. При работе сигнала СТАРТ элементы памяти регистра сдвига устанавливаются в начальное состояние, как правило, нулевое, а сам регистр сдвига будет выполнять функцию сдвига на один разряд в право под действием синхронизирующих импульсов СДВИГ.

В первом разряде регистра сдвига при приходе каждого синхронизирующего импульса записывается информация, соответствующая выражению:

где y(K){0,1} –к-й символ сжимаемой последовательности {y(K)}, К=; - коэффициенты порождающего полинома; - содержимое i-того элемента памяти регистра сдвига 1 в (к-1) такт. Процедура сдвига информации в регистре описывается соотношением

Следовательно, полное математическое описание функционирования сигнатурного анализатора имеет такой вид:

аi(0)=0, i=, a1(k)=y(k) (1.3)

k=,

и l, как правило, принимается равным или меньше величины (2м-1), и соответственно является длиной сжимаемой последовательности.

По окончании l тактов функционирования сигнатурного анализатора на его элементах памяти фиксируется двоичный код: он представляет собой сигнатуру, записываемую в виде 16-ричного кода.

Синдромное тестирование.

Соотношение S=R5/2n является синдромом (контрольной суммой) некоторой булевой функции n переменных

Здесь R5 - число единичных значений функции согласно таблице истинности для l=2n. Само определение понятия синдрома однозначно предполагает использование генератора счетчиковых последовательностей, чтобы формировать всевозможные двоичные комбинации из n входных переменных при тестировании схемы, реализующей заданную функцию.

Спектральный метод - дальнейшее развитие синдромного тестирования, заключается в оценке выходных реакций цифровых схем и корреляционном методе.

Типы неисправностей цифровых схем.

Тестовое диагностирование цифровых схем является проблемой на различных этапах их производства и эксплуатации и включает взаимосвязанные задачи. Одна из них заключается в определении состояния, в котором находится исследуемая схема.

Состоянием цифровой схемы является основным (исправным) – это такое состояние схемы, при котором она удовлетворяет всем требованиям технической документации. В обратном случае схема находится в одном их неисправных состояний.

Если мы знаем, что схема неисправна, то имеет место решение второй задачи: происходит поиск неработающей схемы, цель которого - определение места и вида неисправности.

В результате применения неисправных компонентов появляются неисправности ЦС, таких, как логические элементы, реализующие простейшие логические функции, элементы памяти и т. д., кроме того, причиной неисправностей могут быть возникновения разрывов или коротких замыканий в соседних соединениях, нарушение условий эксплуатации схемы, наличие ошибок при проектировании и производстве и ряд других факторов.

Класс логических неисправностей выделяется из множества различных видов неисправностей, которые изменяют функции элементов ЦС. Этот тип неисправностей занимает первое место среди неисправностей ЦС. Для их описания в большинстве случаев используют следующие математические модели:

  • Константные неисправности
  • ”Короткое замыкание”
  • Инверсные неисправности;

Наиболее общей и часто применяемой моделью логических неисправностей являются константные неисправности: константный нуль и константная единица, что означает наличие постоянного уровня логического нуля или логической единицы на одном из полюсов логического элемента. Такая модель неисправностей часто называется классической и широко используется для описания других типов неисправностей. Неисправности типа “Короткое замыкание” появляются при коротком замыкании входов и выходов логических элементов.

Инверсные неисправности описывают физические дефекты ЦС, приводящие к появлению фиктивного инвертора по входу или по выходу логического элемента. Инверсные неисправности в совокупности с константными, в ряде случаев используются для построения полной модели неисправной цифровой схемы.

Генераторы тестовых последовательностей.

Классическая стратегия тестирования цифровых схем основана на

формировании тестовых последовательностей, позволяющих обнаруживать заданные множества их неисправностей. Для реализации генератора тестовой последовательности желательно использовать простейшие методы, позволяющие избежать сложной процедуры их синтеза. К ним относятся следующие алгоритмы:

  • формирование всевозможных тестовых наборов, то есть полного перебора двоичных комбинаций. В результате применения подобного алгоритма генерируются счётчиковые последовательности;
  • формирование псевдослучайных тестовых последовательностей;
  • формирование случайных тестовых наборов, с требуемыми вероятностями единичного и нулевого символов по каждому входу цифровой схемы.

Основным свойством вышеперечисленных алгоритмов является то, что в результате их применения воспроизводятся последовательности очень большой длины.

Для процесса обучения были выбраны два первых алгоритма построения генераторов тестовых последовательностей. И разработаны два модуля для эмуляции работы генераторов:

  • модуль эмуляция генератора счетчиковой последовательности;
  • модуль эмуляции работы многоканального генератора М-последовательности, позволяющий генерировать псевдослучайную последовательность и сравнительно просто регулировать ее максимальную длину и число каналов в зависимости от числа входов цифровой схемы.

Генератор М-последовательности.

В аппаратурных псевдослучайных датчиках и узлах ЭВМ при генерировании ПСЧП с равномерным распределением наиболее часто используется метод, который заключается в получении линейной двоичной последовательности по рекуррентному выражению:

где i - номер такта; символы выходной последовательности; постоянные коэффициенты. При соответствующем выборе коэффициентов {aк} генерируемая числовая последовательность имеет максимальную (для данного m) величину периода и называется М-последовательностью. Одним из главных преимуществ метода генерирования ПС – последовательностей максимальной длины является простота его реализации.

Генератор М-последовательности может быть построен двумя методами, отличающимися способом включения сумматоров по модулю два: они могут включаться как в цепь обратной связи генератора, так и в меж разрядные связи элементов памяти регистров сдвига.

Структурная схема генератора М – последовательности, построенного по способу включения сумматоров в цепь обратной связи представлена на рис.1.1

Генератор М-последовательности с сумматорами по модулю два, стоящими в цепи обратной связи: аi,ai-1,ai-2,…ai-m – символы последовательности; ai – коэффициенты, определяющие вид обратной связи.

Алгоритм размножения М-последовательности.

Для того, чтобы обеспечить различные режимы испытаний, генераторы испытуемых сигналов должны удовлетворять ряду требований (многоканальность, быстродействие, достаточная длина периода и т.д.). В основе наиболее перспективного метода построения быстродействующего параллельного генератора псевдослучайных последовательностей испытательных сигналов лежит идея использования ( в качестве независимых последовательностей для формирования разрядов очередного кода) участков одной и той же последовательности. В данном случае генерирование различных участков осуществляется с помощью h-входовых сумматоров по модулю два, т.е. hÎ{2,m}, где m- разрядность регистра сдвига. Соединения сумматоров по модулю два с разрядами регистра сдвига определяются набором коэффициентов di(1)Î{0,1}(i=1,2,3,..m), значения которых зависят от величины сдвига l(l=1,2,3,…) и вида порождающего полинома.

Методика выбора коэффициентов di(1), однозначно определяющих связи многовходового сумматора по модулю два, описывается на итерационном подходе, когда на основании di(h), по расчётным соединениям находятся di(1)(h=1,2,….h<l).

Предположим, что коэффициенты di(1) и di(S), позволяющие получить сдвинутые копии М-последовательности на 1 и S тактов, известны; тогда содержимое a1(k+1) первого разряда регистра сдвига в (к+1)-м такте работы определяется следующим образом:

(1.3.1)

где аi(к) содержимое i-того разряда регистра сдвига в к-м такте его работы, а символ означает операцию суммирования по модулю два. Содержимое первого разряда регистра сдвига в (k+s)-м такте работы имеет вид

(1.3.2)

для определения содержимого первого разряда регистра сдвига в (k+1+s)-м такте, аналогично как и для (1.3.1) и (1.3.2), необходимо предварительно выбрать численное значение коэффициентов . С другой стороны, a1(k+1+s) можно найти на основании (1.3.1) следующим образом:

где с учётом (1.3.1) принимает вид

значения вычисляются по формуле

,

где -постоянные коэффициенты, определяемые как:

Окончательно для получаем:

Глава2.

Практическая реализация системы обучения методам компактного тестирования.

2.1 Реализация графического интерфейса.

Программа написана под операционную систему Windows 95. Так как сама операционная система Windows 95 является графической, то интерфейсы программ написанных под эту систему похожи друг на друга. Вследствие этого обучение работе с данной программой облегчается. Графический интерфейс построен таким образом, чтобы пользователю было, как можно удобнее и понятней работать с программой. Все необходимые команды доступны через главное меню. Главное меню — это специальная панель инструментов, расположенная в верхней части экрана, которая содержит такие меню, как: Файл, Редактировать, Полином, Состояние, Диагностика, Анализ, Стоп. Через эти меню становятся доступны основные функции программы. На главной форме расположены кнопки логических элементов, генераторов, индикаторов.

Интерфейс программы состоит из трёх форм:

Главной формы, на которой расположены меню и все элементы необходимые для работы цифровых схем.

Форма свойств элементов. Отображает свойства элемента при его выделении.

Форма “Конструктор” - на ней строятся цифровые схемы.

Разработка и реализация алгоритма моделирования цифровых схем.

Разработанная система обучения может быть представлена в виде системы, основными функциональными узлами которой являются генераторы тестовых последовательностей, блок моделирования исследуемых схем, блок отображения и обработки выходных реакций и сжатия информации, блок ошибок, блок определения вероятностей не обнаружения ошибок:

Для моделирования цифровых схем, прежде всего, необходимо описать схему, для этого была смоделирована математическая модель описывающая цифровые схемы под данную систему.

Каждый элемент схемы это объект, который имеет порядковый номер на схеме, тип, списки входов и выходов. Каждый вход элемента хранит информацию о предыдущем элементе. Вследствие этого каждый элемент может определить логическое состояние предыдущего, его тип, порядковый номер на схеме, выход с которым он соединён.

Линии, соединяющие входы и выходы элементов являются такими же объектами, как и элементы цифровой схемы, за исключением того, что линия имеет только один вход и один выход, и не выполняет логических функций.

В программе реализованы все типы логических элементов, вследствие этого можно построить большое количество разнообразных цифровых схем.

Программа была написана при помощи объектно-ориентированного языка Паскаль в среде Delphi 3.

Объектно-ориентированный язык программирования характеризуется тремя основными свойствами:

Инкапсуляция - это объединение записей с процедурами и функциями, работающими с полями этих записей, которое формирует новый тип данных - объект.

Наследование - определение объекта и дальнейшее использование всех его свойств для построения иерархии порождённых объектов с возможностью для каждого порождённого объекта, относящегося к иерархии, доступа к коду и данным всех порождающих объектов.

Полиморфизм - присваивание определённому действию одного имени, которое затем совместно используется по всей иерархии объектов сверху донизу, причём каждый объект иерархии выполняет это действие характерным именно для него способом.

Каждый элемент на схеме, будь это линия, логический элемент, генератор или индикатор - это есть отдельный объект. Иерархия объектов представляется в виде:

  • BassClass - базовый класс для всех элементов электрической схемы. В нем задаются основные логические характеристики элементов схемы. такие как, выходы элемента - ListOutLine, входы элемента - ListInLines, и методы обработки списка линий. А также абстрактный метод Execute, в котором и описываются все действия для моделирования работы логического элемента.
  • TPaintLogicElem - этот класс является родительским для всех логических элементов схем. Этот класс занимается прорисовкой, перемещением, установкой параметров элементов.
  • TAnd - логический элемент "И". В процедуре Execute выполняет логическую функцию типа "И".
  • TAndNot - логический элемент "И-НЕ". В процедуре Execute выполняет логическую функцию типа "И-НЕ".
  • TOr - логический элемент "ИЛИ". В процедуре Execute выполняет логическую функцию типа "ИЛИ".
  • TOrNot - логический элемент "ИЛИ-НЕ". В процедуре Execute выполняет логическую функцию типа "ИЛИ-НЕ".
  • TNOT - логический элемент "НЕ". В процедуре Execute выполняет логическую функцию типа "НЕ".
  • TGenerator - генератор счетчиковой последовательности;
  • TMGenerator - генератор М-последовательности.
  • TIndicator - объект производит вычисление и отображение полученной информации. В нём так же находится модуль вычисления сигнатуры, подсчет количества единиц.
  • TLine - объект "Линия" соединяет входные и выходные линии элементов.
  • TPoint - объект "точка".

2.3 Реализация алгоритма, моделирующая работу генераторов тестовых последовательностей.

Генератор счётчиковой последовательности.

На схеме генератор счётчиковой последовательности отображается как:

Генератор М-последовательности

Алгоритмы работы генераторов счётчиковой последовательности описан и М-последовательности описан в [1.3]

2.4 Разработка и реализация модуля моделирующего алгоритм диагностики с использованием компактных методов тестирования.

Для диагностики цифровых схем особый интерес представляют сигнатурный анализ, в частности, многоканальный, в основе построения которого лежит алгоритм сжатия информации, и метод компактного тестирования, использующий алгоритм счета единиц, который находит широкое применение при реализации встроенного тестирования. Поэтому для обучающей системы при моделировании процесса диагностики цифровых схем были выбраны два вышеуказанных метода компактного тестирования.

Сигнатурный анализатор.

Для диагностики цифровых схем особый интерес представляют сигнатурный анализ, в частности, многоканальный, в основе построения которого лежит алгоритм сжатия информации, и метод компактного тестирования, использующий алгоритм счета единиц, который находит широкое применение при реализации встроенного тестирования. Поэтому для обучающей системы при моделировании процесса диагностики цифровых схем были выбраны два вышеуказанных метода компактного тестирования.

Для описания процедуры сжатия информации, основанной на применении сигнатурного анализа, используются различные математические модели и алгоритмы. Наиболее широко используются два алгоритма:

Метод свёртки, при котором значение эталонной сигнатуры последовательности, формируемой на любой из полюсов ЦС, в частности и на выходном, получается при обработке её символов по отношению 1.1.

Алгоритм деления полинома на полином. При этом в качестве делимого используется поток сжимаемой последовательности данных, описываемых полиномом к(х) степени (l,1), где l-количество бит в последовательности. Делителем служит примитивный полином , в результате деления на который получается частное q(x) и остаток S(x), связанные классическим соотношением вида

где остаток S(x) называется сигнатурой.

Наиболее предпочтительным методом синтеза многоканальных сигнатурных анализаторов является метод, позволяющий синтезировать МСА с произвольным количеством входов и не зависящим от него множеством элементов памяти, определяемым только старшей степенью порождающего полинома . Данный метод основывается на применении примитивного полинома , где m=deg определяет достоверность анализа, а также разрядность формируемых сигнатур.

Для произвольного функционирование одноканального сигнатурного описывается системой уравнений

(2.1)

гдесодержимое j-го элемента памяти анализатора в к-й такт его работы; значение двоичного символа, поступающего на вход анализатора в к-й такт; коэффициенты, зависящие от вида порождающего полинома .

Из выражения (2.1) следует, что содержимое первого элемента памяти анализатора в (к+1)-й такт его работы определяется как

а в (к+2) –й такт

В общем случае для некоторого k+n-1-го такта можно записать

(2.2)

где - коэффициенты, позволяющие формировать сдвинутую на n тактов копию М-последовательности, описываемую полиномом . Значение определяются как:

Кроме того, численные значения могут быть получены в результате выполнения быстрых формальных процедур.

Коэффициенты определяются следующим образом:

.

Из выражения (2.2) для можно получить его значение на основании n символов y(k),y(k+1),…y(k+n-1) последовательности {y(k)} и m исходных значений В тоже время указанное выражение используется для построения функциональной схемы сигнатурного анализатора, который в каждый такт обрабатывает n символов последовательности {y(k)}. При этом подобный анализатор будет иметь n входов, что позволяет применять его для контроля цифровых схем, имеющих n выходов, причём n выходных последовательностей в этом случае преобразуются в одну вида:

(2.3)

где значение двоичного символа на v-ом выходе исследуемой цифровой схемы в к-й такт её работы.

Функционирование анализатора, обрабатывающего последовательность (2.3) в соответствии с (2.1) и (2.2),будет описываться следующей системой уравнений:

(2.4)

Использую систему уравнений (2.4), оказывается возможным построение многоканального анализатора, выполняющего за один такт те же преобразования с последовательностью, что и одноканальный за n тактов.

Синдромное тестирование или метод счёта единиц.

Синдромом (контрольной суммой) некоторой булевой функции n переменных является соотношение

S=R/2n,

Где R вычисляется по выражению

R=

Для l=2n и равно числу единичных значений функции согласно таблице истинности. Определение понятия синдрома однозначно предполагает использование генератора счётчиковых последовательностей двоичных комбинаций из n входных переменных при тестировании схемы, реализующей заданную функцию.

2.5 Блок поиска неисправностей.

С помощью многоканальных сигнатурных анализаторов можно существенно ускорить процедуру контроля цифровых схем, которая увеличивается в n раз, где n-количество входов применяемого анализатора. В случае совпадения реально полученной сигнатуры с её эталонным значением считается, что с достаточно высокой вероятностью проверяемая схема находится в исправном состоянии. На этом процедура её исследования оканчивается. В противном случае, когда схема содержит неисправности, реальная сигнатура, как правило, отличается от эталонной, что служит основным аргументом для принятия гипотезы о неисправном состоянии схемы. В то же время вид полученной сигнатуры не несёт никакой дополнительной информации о характере возникшей неисправности. Более того остаётся открытым вопрос о том, какие из n анализируемых последовательностей, инициирующих реальную сигнатуру, содержат ошибки, т.е. возникает задача локализации неисправности с точностью до последовательности, несущей информацию о её присутствии.

Суммарная сигнатура S(x), полученная для последовательности {yv(k)},v=1,n,k=1,l, на n-канальном сигнатурном анализаторе, равна поразрядной сумме по модулю два сигнатур Sv(x), v=1,n. Причём каждая сигнатура Sj(x), jÎ{1,2,3,…n}, формируется для последовательности {yj(k)} при условии, что {yq(k)}=0000…00, q¹jÎ{1,2,…,n}.

Алгоритм контроля цифровой схемы с локализацией неисправности до первой последовательности, содержащей вызванные ею ошибки.

Анализ n=2d реальных последовательностей {y*(k)},v=1, nб определяет на n-канальном анализаторе определяется значение сигнатуры S*(x), которое соответствует соотношению:

.

По выражению вычисляется эталонное значение сигнатуры S(x).

Реальное значение сигнатуры S*(x) сравнивается с эталонной сигнатурой S(x). В случае выполнения равенства S*(x)=S(x) переходят к выполнению п.11 и процедура контроля считается оконченной. В обратном случае, когда S*(x)¹S(x), выполняется следующий этап алгоритма.

Разбивается на две группы все множество входных последовательностей, а номера последовательностей {y1(k)}, {y2(k)}, {y3(k)},…., {yn/2(k)} включают множество А2={1,2,3,…,n/2}, а последовательностей {yn/2+1(k)}, {yn/2+2(k)},… {yn(k)} – множество А2={n/2+1,n/2+2,…,n}; величине i присваивается значение 1.

В конце анализа реальных последовательностей, номера их задаются множеством А1, на n-канальном анализаторе с соблюдением условия, что последовательности, номера которых не определены множеством А1, являются нулевыми, определяется значение реальной сигнатуры S*(x).

На основании выражения получаем S(x).

Проверяется справедливость равенства S(x)=S*(x). В случае его выполнения элементы множества А1 заменяются элементами множества А2.

Значение переменной i увеличивается на единицу. Потом его величина сравнивается с величиной d. При условии i£d переходят к следующему пункту алгоритма, в противном случае выполняется пункт 10.

Новые множества А1 и А2 формируются по текущим значениям А1. Новыми элементами множества А1 будет первая половина его текущих элементов, множеству А2 присваивается вторая половина. После определения множеств А1 и А2 переходят к выполнению п. 5.

Элемент множества А1 (единственный), представляет собой номер ошибочной последовательности, которая формируется на одном из полюсов исследуемой схемы.

Только тогда процедура контроля цифровой схемы считается оконченной.

Определение оценки эффективности методов сигнатурного анализатора и счёта единиц.

Достоверность сигнатурного анализа.

Не обнаружение всех неисправностей цифровой схемы, во-первых, зависит от качества тестовых воздействий. Неисправность не может быть обнаружена в результате применения сигнатурного анализа, если она не проявляется в виде искажения их символов, т. к. этот анализ является не более чем эффективным методом сжатия потока данных. Поэтому если этот поток не несёт информации о неисправности, то она и не появится после его сжатия.

Следовательно, под правильностью сигнатурного анализа будем понимать его эффективность обнаружения ошибки в потоке сжимаемых данных. Для оценки этой характеристики сигнатурного анализа могут использоваться разные подходы и методы.

Один из наиболее широко применяемым - вероятностный подход, действие которого заключается в определении вероятности Рn не обнаружения ошибок в анализируемой последовательности данных; в этом случае оценивается вероятность, зависящая только от метода сжатия, и не учитываются другие факторы.

Для общего случая величина Рn рассчитывается приближённо соответствующего реальным примерам, т. к. эталонная последовательность данных может равновероятно принимать разное значение, а любая конфигурация ошибочных бит может быть равновероятным событием. Далее, использую алгоритм деления полиномов как математический аппарат формирования сигнатуры, показываем, что для l-разрядного делимого вычисляются l-m-разрядное частное и m-разрядный остаток (сигнатура).

Вместе с этим соответствие реальной последовательности, состоящей из l бит, эталонной оценивается только по равенству их m - разрядных сигнатур. Для 2l-m различных частных будет формироваться одинаковая сигнатура. Это говорит о том, что 2l-m-1 ошибочных l-разрядных последовательностей будут считаться соответствующими одной - эталонной. Можно заключить, что 2l-m-1, учитывая равно вероятность ошибочных последовательностей данных, ошибочных последовательностей, инициирующих эталонную сигнатуру, не обнаруживаемы. Таким образом, вероятность Рn необнаружения ошибок в анализируемой последовательности данных будет вычисляться по формуле:

(2.6.1)

где 2l-1 равняется общему числу ошибочных последовательностей.

Выражение (2.6.1) для условия l>>m преобразуется к очень простому виду:

Оно может служить основным фактом для обоснования высокой эффективности сигнатурного анализа.

В качестве более точной меры оценки достоинств сигнатурного анализатора рассмотрим распределение вероятности необнаружения ошибки в зависимости от её кратности m, т.е. определим значение где m=1,2,3,...2m-1.

Можно показать, что не обнаруживаемых ошибок определяется следующим образом:

а количество возможных ошибок из m бит определяется как

И тогда выражение для вероятности не обнаружения ошибки принимает вид:

,

Анализ показывает, что для достаточно больших m , т.е. при m>7 вероятность обнаружения ошибки практически равняется единице.

Правильность метода счёта единиц.

В качестве характеристики, позволяющей оценить метод компактного тестирования целесообразно использовать распределение вероятностей не обнаружения ошибки в зависимости от её кратности m:

где m -кратность ошибки, - вероятность возникновения ошибки кратности m; - вероятность не обнаружения возникшей ошибки кратности m, которая определяется как отношение количества не обнаруживаемых ошибок кратности m к общему количеству возможных ошибок из m неверных символов в последовательности длиной l.

Видом проверяемой цифровой схемы, множеством возможных её неисправностей, а также типом тестовых последовательностей определяется значение , причём распределение вероятностей может иметь совершенно произвольный вид и значительно изменяться в зависимости от возникшей неисправности, вида схемы и тестовой последовательности.

Метод компактного тестирования характеризует значение и позволяет провести его сопоставительную оценку в сравнении с другими методами. Поэтому в зависимости от распределения вероятностей , для различных методов могут быть получены оценки эффективности контроля ЦС в виде распределения . Анализ этого вида распределения позволяет принять решение о целесообразности применения того или иного метода компактного тестирования. Причём для упрощения алгоритма принятия решения можно использовать наиболее компактную характеристику, к примеру, суммарную вероятность не обнаружения ошибки , вычисляемую как:

В этом случае метод компактного тестирования будет характеризоваться величиной для вполне конкретного распределения вероятностей возникновения неисправностей в зависимости от её кратности.

Заключение

Описание программы

Программный интерфейс состоит из трёх окон:

  1. Главный - на нем расположены все основные функции программы и элементы цифровой схемы.
  2. Информационное окно свойств
  3. Окно "Конструктор" – содержит цифровую схему.

Чтобы построить цифровую схему, необходимо поочерёдно нажимая в панели инструментов, на главной форме, на нужный элемент и нажимая на форму конструктора создавать отдельные элементы, из которых и будет состоять цифровая схема. Эти элементы можно создавать и перемещать в любом порядке, а также добавлять и удалять в уже созданной ЦС.

Соединение входов и выходов элементов линией:

При наводке курсора мыши на входную ножку элемента, она выделяется и нажимая левую кнопку тянем до выходной ножки другого элемента. Как только выходная ножка которую мы хотим соединить также выделится отпускаем кнопку мыши. В итоге будет создана линии, соединяющая входную и выходную ножки.

Точка с входными и выходными ножками элементов соединяется аналогично.

Чтобы просмотреть свойства элементов, нужно выделить элемент и свойства элемента отобразятся в окне свойств.

Также в этом окне можно изменять число входов или число выходов, вводить ошибки. Тип элемента и порядковый номер на схеме также отображается в этом окне.

Использование генератора М-последовательностей в схеме, делает необходимым ввести примитивный неприводимый полином. Для этого в меню выбираем раздел Полином -->М-генератор и в появившемся окне составляем полином.

Для сигнатурного анализатора, также необходимо составить полином. Из того же пункта меню Полином выбираем Сигнатурный анализатор.

Когда схема будет создана, нажимаем на Анализ. В появившемся окне отображается сигнатура, число единиц, вероятности появления единиц и нулей.