На рисунке 1 изображена структурная схема устройства, состоящая из двух частей. Первая часть схемы предназначена для работы с порядками чисел. В ее состав входят регистры A_o и B_o и сумматор. Вторая часть схемы предназначена для работы с мантиссами чисел и состоящая из регистров A_m, B_m и Z, мультиплексора, сумматора и компаратора.

Числа A (делимое) и B (делитель) используются при выполнении операции деления. Числа А и В хранятся в своих регистрах A_o и B_o соответственно. Также им соответствует порядок мантисса. Делимое A, в начале работы, заносится в регистры: мантисса в регистр A_m с помощью определенного сигнала Y₃, порядок в регистр A_o - Y₄, а делитель B: мантисса в регистр B_m (Y₅), порядок в регистр B_o (Y₆). Мантисса делимого A сдвигается влево путем косой передачи из регистра A_m в сумматор. Делитель B поступает в сумматор SM из регистра B_m в прямом или обратном кодах (Y₉).

За счет подсуммирования обратного кода делимого B сигналом “+1SM” (Y₁₀), дополнительный код делимого образуется в SM.

По знаку частичных остатков определяемых в регистре A_m, фиксируются в регистре Z цифры частного Z_i.

Вычитанием порядков на SM, определяется порядок частного. Это достигается путем подачи обратного значения порядка делителя из регистра B_o и фиксации результата в регистре B_o.

Для выполнения операции изменения знака используется одно число. Число записывается в регистр B_m (Y₅). Потом оно подается на сумматор SM в обратном коде (Y₉) и записывается в регистр A_m (Y₃) с предварительным подсуммированием единицы в сумматоре (Y₁₀).

Рисунок 1

2.Описание блок-схемы алгоритма выполнения операций и ее микропрограммной реализации.

Проверяется входная готовность (P₁) и выходная готовность (Y₁₄) гасится в начале работы. Как только будет получен сигнал входной готовности обнуляются регистры A _o и A_m (Y₀), B_o и B_m (Y₁) и Z (Y₂). Далее проверяется код операции (P₂) для определения дальнейших действий.

Для выполнения этой операции необходимо внести число в регистр Bm (Y₅). После этого надо передать его обратный код на SM и при этом подсуммироваем единицу младшего разряда (Y₁₀) Данные с SM записываем в регистр A_m (Y₃). После всех этих операций можно установить выходную готовность (Y₁₃), заканчивая этим самым работу.

Деления чисел - ветвь два.

Для выполнения этой операции необходимо произвести запись: порядка делимого в регистр A_o (Y₄), мантиссы делимого в регистр A_m (Y₃) и мантиссы и порядка делителя в регистр B_m (Y₅) и B_o (Y₆) соответственно. После этого можно приступить к вычислению разности порядков чисел путем сложения первого порядка с обратным кодом второго (Y₁₁). Результат сохраняем в регистре B_o (Y₆).

Далее идет проверка равенства делителя нулю (P₃). Если это условие выполняется, что значит – ошибка, то сообщаем об ошибке аргументов и устанавливаем выходную готовность (Y₁₃). Если это условие не выполняется, тогда деление возможно. При делении начинается цикл поразрядного получения мантиссы частного. Делимое, сдвинутое косой передачей в сторону старших разрядов передается на SM и обратный код делителя (Y₉) с подсуммированием единицы младшего разряда (Y₁₀). Частичный остаток заносится в регистр A_m (Y₃).

Проверяем, равен ли счетчик чисел (P₄) нулю. Если это условие выполняется, то цикл продолжается по определению разрядов частного.при невыполнении этого условия мы можем определить все разряды частного, и переходим к нормализации результата.

При ненормализованном числе (P₆) производим уменьшение порядка (Y₁₂) и сдвиг Z в сторону старших разрядов (Y₈). После выполнения этой операции устанавливаем выходную готовность и заканчиваем работу.

Это устройство реализовывает его схема изображена на рисунке 3.

В таблице 1 представлены состояния его переходов, в таблице 2 управляющие сигналы и в таблице 4 описаны префиксные функции.

Рисунок 2

Таблица 1

Таблица 2

Рисунок 3

Таблица 3

На рисунке 4 представлена связь управляющего автомата с операционным автоматом.

Рисунок 4

3. Числовые тестовые примеры выполнения операций с пояснениями

Пусть X=11010111*2³, Y=1101*2². Найти частное от деления X/Y.

Все действия выполняются в устройстве в следующей последовательности:

Порядок частного вычисляется следующим образом:

p_c = p_x - p_y = 0.011 - 0.010 = 0.001

В работе функциональной схемы использованы мантиссы.

На выход мультиплексора подается число в прямом и дополнительном коде. В зависимости от ситуации выбирается одно из двух чисел. Также в процессе работы мы должны контролировать чтобы делитель не был равен нулю. Для этого используемый мультиплексор должен иметь стробируемый вход.

В сумматоре складываются числа пришедшие с выхода мультиплексора и регистра A_m. Результат данной работы переписывается в регистр A_m, который запоминает это число, сдвигает его влево в сторону старших разрядов и снова передает его на сумматор.

Накопление результата происходит в регистре Z. Так как после определения результата, полученное число надо нормализовать, поэтому результирующий регистр кроме последовательного входа и параллельного вывода должен осуществлять сдвиг числа влево в сторону старших разрядов.

Рисунок 5

В качестве сумматора используется микросхема К555ИМ6, а в качестве регистра К155ИР13 и К555ИР11 которые отличаются только разрядностью. Два числа поступают на сумматор, который их суммирует и передает результат на регистр. В данной схеме в качестве результирующего регистра используется микросхема К531ИР24. Старший разряд регистра поступает на вход результирующего последовательно – параллельного регистра, в котором накапливается результат.

Рисунок 6